LabHub

ブログ

AI半導体のサプライチェーンと市場 — 誰がチップを作るのか (2026)

2026-06-16 · 36 分で読めます · #gpu-cuda#ai-hardware#semiconductor#supply-chain#tsmc#hbm#nvidia

한국어English日本語

はじめに

AIモデルの能力についての話はあふれていますが、そのモデルを実際に動かすチップがどう作られるのかを扱う記事は意外と少ないものです。GPU一枚、AIアクセラレータ一枚は、一つの会社が最初から最後まで作る品物ではありません。数十社が絡み合う長く複雑なバリューチェーンの産物です。

設計会社が回路を描き、EDAツールがその設計を検証し、IP会社が中核ブロックを提供し、ファウンドリがシリコンに刻み、パッケージング業者が複数のチップとメモリを一つのパッケージにまとめ、装置会社がそのすべての工程の機械を供給します。どの一段でも詰まれば、チップは出てきません。

本記事では、2026年時点でAIチップのサプライチェーンを段階ごとに解剖し、どこにボトルネックがあるのか、地政学と市場構造がどう絡んでいるのか、そしてよく登場する投資サイクル論争とは何かを整理します。特定の銘柄を推奨する記事ではなく、産業構造を理解するための地図です。

AIチップのバリューチェーンを一望する

まず全体の流れを単純化した図で描いてみましょう。

[設計/アーキテクチャ] → [EDAツール] → [IPブロック]
       ↓
[ファウンドリ製造] → [HBMメモリ] → [先端パッケージング(CoWoS など)]
       ↓
[テスト/検証] → [ボード/システム統合] → [クラウド/サーバ配置]

  脇から全工程を支える: [半導体装置 (EUV など)]

各段階は高度に専門化されており、その多くが少数の会社に集中しています。この集中が効率を与えると同時に、ボトルネックと地政学的リスクを生みます。以下で段階ごとに見ていきましょう。

設計、EDA、IP

チップの出発点は設計です。AIアクセラレータの場合、NVIDIA、AMD、Google、Amazonといった会社がアーキテクチャを定義し回路を描きます。ところが設計そのものも一人ではできません。

この段階の特徴は、ソフトウェアとライセンスが核心だという点です。物理的な工場はありませんが、ここで詰まれば設計そのものが進みません。

ファウンドリ: TSMC、Samsung、Intel

設計が終わると、その図面をシリコンウェハに実際に刻むのがファウンドリ(foundry)です。AIチップのように最先端プロセス(例: 3ナノ、2ナノ級)を要求する製品を量産できる会社は数えるほどです。

先端ファウンドリが少数に集中する理由は単純です。最新のファブ(工場)一つを建てるのに数百億ドルかかり、プロセスのノウハウは数十年の蓄積を要します。この参入障壁が、そのままサプライチェーンの脆弱性になります。一つの地域、一つの会社への依存度が高いほど、自然災害や地政学的衝撃で産業全体が揺れかねません。

ASMLとEUV

ファウンドリが微細な回路を描くには、それだけ微細な光でパターンを刻む装置が必要です。ここで登場するのがEUV(極端紫外線)露光装置です。

EUV装置を作る会社は、事実上オランダのASML一社だけです。先端プロセスに不可欠なこの装置一台の価格は数千万ドルから、最新の高開口率(High-NA)モデルは一台で数億ドルに達します。製造過程そのものが極度に複雑で、供給量が限られます。

EUV の依存構造:
  先端AIチップ  ←依存─  最新ファウンドリプロセス
  最新プロセス   ←依存─  EUV露光装置
  EUV装置        ←独占─  ASML (事実上の単一供給)

この単一依存の構造のため、EUV装置の生産と輸出が、そのまま先端チップの生産能力全体を左右します。装置一台のリードタイムが長く、輸出規制の対象になることもあるので、地政学の核心的なてことなります。

HBM: SK hynix、Samsung、Micron

AIアクセラレータは演算器が速いだけでは終わりません。巨大なモデルの重みを高速に供給するメモリ帯域がなければ、演算器は飢えます。この問題を解くのがHBM(High Bandwidth Memory)です。

HBMは複数のDRAMダイを垂直に積み上げ、アクセラレータのすぐ隣に付けて莫大な帯域を提供するメモリです。AIチップ一枚に入るHBMはチップ原価でかなりの比重を占め、世代が上がるほどその比重が大きくなります。

HBMを量産できる会社も少数です。

HBMは単なる部品ではなく、AIチップ性能の決定的な変数です。2026年現在、次世代HBM4世代への転換が進み、メモリ会社がアクセラレータ会社と事実上の共同設計に近い水準で緊密に協業する流れが強まっています。

CoWoSと先端パッケージングのボトルネック

アクセラレータのダイと複数のHBMスタックを一つのパッケージに統合するには、それらを精密につなぐ先端パッケージングが必要です。代表的な技術がTSMCのCoWoS(Chip-on-Wafer-on-Substrate)です。

複数のチップとメモリを一つのインターポーザ(interposer)の上に載せ、超高密度で配線するこの工程は、事実上AIチップの最後の組み立て段階です。そしてこの段階が、近年最も悪名高いボトルネックの一つでした。

パッケージングのボトルネックの構造:
  GPUダイは十分に作れても
  + HBMスタックを付けるCoWoSの容量が足りなければ
  → 完成したアクセラレータの出荷量が制限される

つまり演算ダイをいくら大量に刻んでも、それらをHBMと束ねるパッケージング容量が足りなければ、最終製品は出てきません。このためファウンドリとパッケージング業者はCoWoS級の先端パッケージング容量を積極的に増設してきましたが、AI需要の増加速度に追いつくことは常に挑戦でした。サプライチェーンで「どこが詰まっているのか」と問えば、最近の答えはしばしば先端パッケージングでした。

チップ一枚の原価構造

AIアクセラレータ一枚の価格がどう形成されるかを覗くと、サプライチェーンの各段階がどう費用に換算されるかの感覚がつかめます。正確な数値は製品と時点によって異なりますが、おおよその比重の構造は一貫しています。

完成したアクセラレータの費用を構成する主な項目 (おおよその比重):
  演算ダイ (ファウンドリ製造)        : 大きな比重
  HBMメモリスタック                  : 次第に大きくなる比重
  先端パッケージング (CoWoS など)    : 意味のある比重
  テスト/歩留まり損失                : 隠れた費用
  研究開発/ソフトウェアの分割償却     : 価格に反映

ここで注目すべきはHBMの比重です。世代が上がるほどアクセラレータ一枚により多く、より速いHBMが入り、メモリが全体の原価に占める割合が大きくなっています。つまりアクセラレータの価格を左右するのは演算ダイだけでなく、その隣に付くメモリの価格と供給量です。

歩留まり(yield)も隠れた変数です。先端プロセスほど欠陥確率が高く、巨大なダイほど欠陥一つがダイ全体を捨てさせるリスクが大きいです。そのためチップを小さな破片(chiplet)に分けて歩留まりを高める設計が次第に普及しています。

Chipletとパッケージングの進化

かつては一つの巨大な単一ダイ(monolithic die)にすべての機能を入れるのが定石でした。しかしダイが大きくなるほど歩留まりが下がり費用が急増する問題のため、近年はチップを複数の小さなchipletに分け、パッケージング段階で再び束ねる方式が主流になっています。

モノリシック:  [────── 一つの大きなダイ ──────]  歩留まり低い, 柔軟性低い
Chiplet    :  [小さなダイ][小さなダイ][小さなダイ]  パッケージングで結合
  → 各chipletを最適プロセスで製造可能
  → 欠陥が小さなchipletに限定され歩留まり改善
  → 同じchipletを複数製品で再利用

この流れはパッケージングの重要性をさらに一段引き上げます。chiplet同士を高帯域でつなぐパッケージング技術そのものがチップ性能の核心的な変数になるからです。前に見たCoWoSのような先端パッケージングが、単なる組み立てではなく設計の一部として扱われる理由です。

インターコネクト: チップを超えてシステムへ

巨大モデルはアクセラレータ一枚では回せません。数百、数千枚のアクセラレータを束ねて一つの巨大なシステムのように動作させねばならず、その間をつなぐインターコネクト(interconnect)がシステム全体の性能を左右します。

階層的な接続構造:
  チップ内部    : ダイ/chiplet 間の超高帯域接続
  サーバ内部    : アクセラレータ間の高速リンク (例: NVLink)
  サーバ間      : ラック/クラスタネットワーク (例: UALink, イーサネットベース)

インターコネクト標準をめぐる競争もサプライチェーンの重要な軸です。特定の会社の独自規格に縛られるか、開放型標準を選ぶかは、費用と依存に直接影響します。2026年現在、NVLinkのような独自インターコネクトとUALinkのような開放型陣営の競争が進んでおり、これは単なる技術選択を超えてエコシステムの主導権争いの性格を帯びます。

地政学と輸出規制

AIチップのサプライチェーンは、技術問題であると同時に国家安全保障の問題として扱われます。先端チップが軍事・経済の競争力の核心と認識されるにつれ、主要国が輸出規制と産業政策で深く介入しています。

核心的な論点を整理すると次の通りです。

この流れの結果、効率だけを追って一か所に集中していたサプライチェーンが、安全保障とレジリエンスを考慮して多様化する方向へ再編されています。ただし先端プロセスの参入障壁があまりに高く、短期間で依存度を下げるのは難しいという現実的な制約も併存します。

クラウド自社チップの台頭

長らくデータセンターのAIチップ市場はNVIDIA GPUが支配してきました。ところが大手クラウド事業者が自社ASIC(カスタムチップ)を設計して投入する流れが急速に大きくなっています。

彼らが自社チップを作る理由は明白です。莫大な推論コストを制御し、特定供給者への依存を減らし、自社ワークロードに最適化された効率を得るためです。業界の見通しでは、推論用ASICのシェアが2024年の約15パーセント水準から2026年には約40パーセント水準まで拡大するという推定が出ています。また2026年は、推論関連の設備投資が学習関連の設備投資を初めて追い越す年として挙げられます。推論ワークロードの比重が増すほど、効率の良いカスタムチップの魅力が増すからです。

NVIDIAの支配と挑戦者たち

とはいえNVIDIAの地位が揺らいだと見るのは早計です。2026年時点でもNVIDIAはAIアクセラレータ市場の約75から80パーセントほどを占めると推定されます。その強みはチップそのものだけでなく、ソフトウェアエコシステム(CUDA)、ネットワーキング(NVLink)、そして世代ごとに速く更新される製品ロードマップにあります。

2026年のNVIDIAのロードマップを見ると、Blackwell世代が第2世代Transformer Engineを搭載し、次世代Vera RubinがHBM4ベースでワットあたり性能を大きく引き上げることを目標とします。この速い更新ペースが、挑戦者には追いつきにくい堀を作ります。

挑戦者の構図は次の通りです。

陣営代表的なプレイヤー差別化ポイント
汎用GPU競争AMD (MI350X など)価格/性能と開放型ソフトウェアスタック
クラウド自社ASICGoogle, Amazon, Microsoft内部ワークロード最適化, コスト制御
推論特化スタートアップGroq, SambaNova など低遅延/高スループットの推論
ウェハスケールCerebras巨大な単一チップで通信ボトルネックを回避

彼らはNVIDIAの全体的な地位を一気に覆すより、特定のワークロード(特に推論)と価格に敏感な市場で、漸進的にシェアを浸食する戦略を取っています。市場が学習中心から推論中心へ重心を移すほど、これら挑戦者の機会は大きくなります。

価格と供給制約

AIチップは単に性能競争だけの市場ではありません。供給制約が価格と可用性を左右する市場でもあります。前述のCoWoSパッケージング容量、HBM生産量、先端ファウンドリのスロットが、いずれも制限要因として働きます。

こうした制約はいくつかの結果を生みます。

要するにAIチップ市場の価格は設計の優秀さだけで決まらず、サプライチェーンのボトルネック地点の容量によっても決まります。これがサプライチェーン構造を理解することが、そのまま市場を理解することになる理由です。

投資サイクル論争

2026年現在、最も熱い論争の一つは、今の莫大なAIインフラ投資が持続可能かどうかです。データセンター、アクセラレータ、電力インフラに投じられる設備投資の規模が歴史的にも指折りなほど大きくなる中で、二つの見方が対立します。

どちらが正しいかは時間が答える問題であり、この記事の目的は正解を断定することではありません。ただ明らかなのは、この論争の行方が、前述したサプライチェーン各段階の容量増設の決定と価格に直接影響を与えるという点です。需要見通しが変われば、ファウンドリとパッケージング、メモリの増設計画が一緒に揺れます。

開発者と企業への示唆

このサプライチェーン構造を理解すれば、実務的にも役立ちます。

企業のレベルでは、単に「最も速いチップ」を追うより、総所有コストと供給安定性、ソフトウェアエコシステムを併せて見るバランスの取れた視点が必要です。

プロセスノードと微細化の限界

ファウンドリを語るとき必ず出てくる表現が「何ナノプロセス」です。3ナノ、2ナノといった数字は、かつてはトランジスタの実際の物理寸法を指しましたが、いまは世代を区別するマーケティング的な名称に近いものです。重要なのは数字そのものではなく、世代が上がるほど同じ面積により多くのトランジスタをより少ない電力で入れられるという方向性です。

プロセス世代の意味 (おおよその傾向):
  新しい世代へ行くほど
    + 同じ面積により多くのトランジスタ (密度向上)
    + 同じ性能をより低い電力で (電力効率)
    - しかし開発費とファブ建設費は急増
    - 微細化そのものが物理限界に近づく

問題は微細化がますます難しくなることです。トランジスタを小さくするほど、漏れ電流、熱、ばらつきといった物理的難題が大きくなり、新しいプロセスを開発する費用も指数関数的に増えます。そのため業界は、単に小さくする道のほかに、チップを複数の破片に分けるchiplet、より賢く積むパッケージング、そして新しいトランジスタ構造(ゲートオールアラウンドなど)で活路を探っています。

ゲートオールアラウンド(GAA)はその代表例です。従来のFinFET構造の限界を超え、チャネルを四方からゲートが包み、電流をより精密に制御します。2026年現在、先端ファウンドリがこの構造へ転換し、微細化の次の段階を開いています。つまり「何ナノ」という数字の裏には、トランジスタ構造そのものを再設計する深い工学が隠れています。

HBMの経済学

前にHBMがAIチップの原価でますます大きな比重を占めると述べました。これを少し覗くと、HBMがなぜそれほど高く、なぜ供給が逼迫するのかが理解できます。

HBMは複数のDRAMダイを垂直に積み、その間を無数の微細な通路(TSV, シリコン貫通電極)でつなぎます。こう積む工程そのものが難しく、一層でも欠陥が生じれば全体のスタックを捨てる危険があり、歩留まり管理が困難です。

HBMが高く逼迫する理由:
  複数のDRAMダイを垂直に積層 (難易度が高い)
  + TSVで数千個の微細な接続 (精密工程)
  + 一層の欠陥がスタック全体に影響 (歩留まり圧迫)
  + AIアクセラレータごとに複数のスタックが必要 (需要急増)
  → 供給が需要に追いつきにくく単価が高い

ここに世代転換の負担が加わります。2026年現在進行中のHBM4への転換は帯域と容量を増やしますが、同時により難しい積層とより広いインターフェースを要求します。メモリ会社とアクセラレータ会社が事実上の共同設計に近い水準で協業する理由がここにあります。HBMはもはやアクセラレータとは別に差し込む部品ではなく、アクセラレータ設計の一部として共に編まれる核心要素です。

電力というもう一つのサプライチェーン

チップのサプライチェーンを語るときによく抜ける環が電力です。アクセラレータをいくら多く確保しても、それを回す電気とその熱を冷ます冷却がなければ役に立ちません。2026年現在、大規模AIデータセンターの本当のボトルネックは、しばしばチップではなく電力供給です。

AIデータセンターの制約の鎖:
  アクセラレータ確保 → ラックに設置 → 電力供給 → 冷却
  どの一環でも詰まれば実際の演算能力が制限される

  最近浮上したボトルネック: 電力インフラと冷却

大規模クラスタは一つの都市の一部に匹敵する電力を消費することもあります。そのためデータセンターの立地が電力網と発電容量によって決まり、一部の事業者は自家発電や長期の電力購入契約まで動員します。またチップの電力あたり性能(perf/watt)が、単なる技術指標を超えて運用費を左右する核心的な変数になりました。同じ演算をより少ない電力でこなすチップが、電力が制約された環境ではそのままより多くの演算を意味するからです。

冷却も共に進化します。空冷の限界を超え、直接液冷や液浸冷却が導入され、チップ設計の段階から発熱と冷却を併せて考慮する流れが強まっています。結局、AIインフラはチップ単独ではなく、電力と冷却を含むシステム全体へ拡張されたサプライチェーンの上で動作します。

生産地域の地図

AIチップのサプライチェーンの各段階が地理的にどこに集中しているかを一望すると、なぜ地政学がこれほど重要なのかが明確になります。正確なシェアは時点によって変わりますが、おおよその集中構造は次の通りです。

サプライチェーンの段階主な集中地域代表的な会社集中度
EDAツール米国Synopsys, Cadence非常に高い
中核IP英国, 米国Arm など高い
先端ファウンドリ台湾, 韓国TSMC, Samsung非常に高い
EUV装置オランダASML事実上の独占
HBMメモリ韓国, 米国SK hynix, Samsung, Micron高い
先端パッケージング台湾など東アジアTSMC など高い

この地図が明らかにするのは、最も重要な段階が少数の地域と会社に極度に集中している事実です。効率の面では合理的ですが、レジリエンスの面では脆弱です。一つの地域の自然災害や地政学的衝撃が、サプライチェーン全体を揺らしうるため、各国が自国内の生産施設誘致に莫大な補助金を注いでいるのです。

よくある質問

Q. なぜNVIDIAは自分でチップを作らずTSMCに任せるのですか?

NVIDIAは設計専門(ファブレス)の会社です。先端ファブ一つを建てて運営するのに数百億ドルと数十年のプロセスノウハウが必要なので、設計に集中し製造はTSMCのような専門ファウンドリに任せる分業が効率的です。この分業構造が現代の半導体産業の基本形です。

Q. クラウド自社チップはNVIDIAを代替しますか?

短期に全面的に代替するより、特定のワークロード(特に推論)で漸進的にシェアを分け合う図に近いです。自社チップはコスト制御とワークロード最適化に強いですが、NVIDIAのソフトウェアエコシステム(CUDA)と速いロードマップは依然として強力な堀です。市場が推論中心へ移るほど、自社チップの機会が大きくなる構造です。

Q. HBMの供給不足はいつ解消しますか?

メモリ会社が容量を積極的に増設していますが、世代転換(HBM4など)が重なると供給が再び逼迫しがちです。需要増加の速度と増設の速度の競争なので、特定の時点を断定するのは難しいです。明らかなのは、HBMが当面アクセラレータ供給の核心的な制約として残るという点です。

Q. 輸出規制が市場に与える実質的な影響は何ですか?

市場が地域ごとに分割され、規制を回避するための仕様変更製品が登場し、規制対象地域で自前のエコシステム構築の動機が強まります。また長期的には、サプライチェーンの多様化と自国生産投資という大きな流れを加速します。

おわりに

AIチップ一枚は一つの会社の作品ではなく、設計とEDA、IP、ファウンドリ、HBM、パッケージング、装置をつなぐ長く精巧な鎖の結果物です。この鎖の各環は少数の会社に集中しており、効率を与えると同時にボトルネックと地政学的リスクを生みます。

2026年の風景は、NVIDIAの強い支配の中でクラウド自社チップと推論特化の挑戦者が漸進的に領域を広げ、推論投資が学習投資を初めて追い越し、先端パッケージングとHBMが核心的なボトルネックとして働く姿です。そしてその上に、地政学と投資サイクル論争が大きな変数として垂れ込めています。

誰がチップを作るのかという問いの答えは、結局一つの名前ではなく、互いに依存する数多くの名前のネットワークです。そのネットワークの地図を頭の中に描いておくだけでも、押し寄せるニュースの中で何が本当に重要な変化なのかを見極める目が育ちます。

参考資料

原文を読む: https://www.youngju.dev/blog/gpu-cuda/2026-06-16-ai-semiconductor-supply-chain-market.ja

コメント

まだコメントはありません。

ログインするとコメントできます