저항을 맞췄는데 왜 빠른 신호가 작아질까

한 줄 요약

종단 저항이 맞아도 입력 핀의 커패시턴스는 빠른 신호 성분을 줄입니다. 이번에는 전송선의 왕복 시간을 재는 대신, 짧은 연결을 집중정수 RC 회로로 단순화하고 주파수별 크기와 위상을 함께 읽습니다. 복소 응답을 실제 ngspice로 생성한 뒤 통과 대역에 대한 상대 대역폭을 구합니다. 이 모델은 긴 선로의 반사를 설명하지 않습니다.

왜 이게 필요했나

앞 실습에서는 부하를 저항 하나로 표현했습니다. 실제 입력에는 전하를 저장하는 성질도 있어, 부하 저항이 같아도 빠르게 변하는 입력에 대한 응답이 달라집니다. 저항만 맞추고 모든 문제가 해결됐다고 생각하면 신호가 충분히 빨리 따라오지 못하는 경우를 놓칩니다. 반대로 주파수 해석 결과의 첫 이득이 이미 −6dB라고 해서 대역폭이 없다고 판단하는 것도 잘못입니다. DC 분압과 주파수에 따른 추가 감쇠는 서로 다른 현상입니다. 무엇을 기준으로 dB를 계산했는지부터 정해야 합니다.

흐름 강조 재생 · 다시 보려면 해제 후 선택

1. 1DC: H0=0.5충분히 낮은 주파수의 분압입니다. 절대 이득은 약 −6.0206dB입니다.
2. 2극점: 약 318.31MHz커패시터가 보는 저항은 50Ω와 50Ω의 병렬값 25Ω입니다. fc=1/(2πRthC)입니다.
3. 3극점의 크기: 약 0.35355DC 이득의 1/√2입니다. 절대 약 −9.0309dB, DC 대비 약 −3.0103dB, 위상 −45도입니다.

여기서 구분할 것 절대 −3dB를 대역폭 문턱으로 쓰면 이미 낮아진 분압 기준을 잊게 됩니다.

잠깐, 예측해 보세요 같은 저항에서 C만 두 배가 되면 H0와 fc는 어떻게 달라질까요?

설명 확인 · 채점 없는 자가 점검

H0는 저항비만으로 정해져 그대로입니다. 시간 상수가 두 배가 되어 fc는 절반이 됩니다. DC 분압과 빠른 변화에 대한 응답은 별도로 비교해야 합니다.

근거 문서

어떻게 동작하나

회로는 입력 전압원 → 소스 저항 Rs → 수신 노드입니다. 수신 노드에서 부하 저항 RL과 핀 커패시터 C가 각각 접지로 연결됩니다. 선로 지연·인덕턴스· 비선형 보호 회로는 넣지 않습니다. 커패시터가 DC에서 열린 회로가 되므로 DC 이득 H0는 RL/(Rs+RL)입니다. 시간 상수를 결정하는 저항은 Rs 단독도, Rs+RL도 아닌 병렬 저항 Rth=Rs×RL/(Rs+RL)입니다. 독립 전압원을 0으로 두었을 때 커패시터가 접지 쪽으로 보는 두 저항을 그려 보면 이유를 알 수 있습니다.

극점 주파수는 fc=1/(2πRthC)이고 H(f)=H0/(1+jf/fc)입니다. C를 pF로 입력했다면 계산에서 1e−12를 곱해 F로 바꿉니다. Rs=RL=50Ω, C=20pF이면 Rth=25Ω, H0=0.5, fc≈318.31MHz입니다. fc에서 절대 크기는 약 0.35355이며 위상은 −45도입니다. 이득은 절대 기준 약 −9.0309dB지만, H0 대비 약 −3.0103dB입니다. −3을 그대로 문턱에 쓰면 이 분압 회로의 통과 대역을 찾을 수 없습니다.

시뮬레이터는 AC 입력을 1로 두므로 출력의 복소 전압이 전달함수와 같습니다. 표의 hre·him은 실수부·허수부이지 두 개의 별도 신호가 아닙니다. 크기는 sqrt(hre²+him²), 전압 이득 dB는 20log10(크기), 위상은 atan2(him,hre)로 계산해 도로 바꿉니다. 실수부만 크기로 쓰거나 전압비에 10log10을 쓰면 다른 물리량을 계산하게 됩니다. atan 대신 atan2를 쓰면 사분면도 유지됩니다.

주파수 격자와 판정의 기준

1MHz부터 10GHz까지 decade마다 40점으로 계산하면 끝점을 포함해 161개입니다. 이 격자의 중간 주파수는 산술평균이 아니라 기하평균입니다. 예를 들어 1MHz와 100MHz 사이의 로그 축 중간은 10MHz입니다. 본 실습의 대역폭 추출은 dB와 log10(f) 사이를 직선으로 보간합니다. 반면 지정 주파수의 복소 응답은 같은 로그 축에서 실수부·허수부를 각각 보간합니다. 보간 방식도 결과의 정의에 포함됩니다.

첫 하강 구간에서 H0 기준 반전력 문턱을 찾고, 관측 구간에 교차가 없으면 None으로 남깁니다. 처음부터 문턱 아래인 표에서 첫 주파수를 대역폭이라고 발명하면 안 됩니다. ngspice가 정상 종료했어도 전체 격자·복소 모델 일치·실험 규격은 따로 확인합니다. 특히 허수부 부호만 뒤집으면 크기와 대역폭은 같지만 위상이 틀리므로 크기만 비교하는 검증은 그 오류를 놓칩니다.

현장에서 만나는 모습

여기서 정하는 규격은 대역폭 200MHz 이상, 100MHz에서 상대 이득 −0.5dB 이상, 위상 −20도 이상입니다. 학습용 판정이지 특정 버스 규격이나 데이터 속도 인증이 아닙니다. 50Ω/50Ω/20pF 조건은 상대 이득 약 −0.409dB, 위상 약 −17.44도로 이 조건을 만족하지만, C가 40pF가 되면 대역폭과 나머지 조건도 나빠집니다. Rs를 낮추면 대역폭이 커질 수 있지만 앞서 배운 선로 정합은 악화될 수 있습니다. 한 집중정수 모델에서 좋은 결과를 전체 보드의 좋은 설계로 확대하지 않는 이유입니다.

다른 소스 저항을 비교할 때에는 이득과 속도를 한 숫자로 합치지 않습니다. 예를 들어 RL=50Ω과 C=20pF를 유지한 채 Rs를 50Ω에서 25Ω로 줄이면 DC 이득은 0.5에서 약 0.667로, 극점은 약 318MHz에서 477MHz로 함께 바뀝니다. 출력 진폭만 보면 개선의 원인이 분압인지 주파수 감쇠인지 구분할 수 없습니다. 먼저 H/H0로 정규화한 크기를 비교하고 위상 지연을 별도로 읽으세요. 커패시턴스를 줄이는 선택은 같은 저항 조건의 DC 분압을 바꾸지 않으므로, 소스 저항을 바꾸는 선택과 효과가 다릅니다. 실험 보고서에는 바꾼 변수와 고정한 변수를 함께 적어 인과관계를 추적합니다.

• 0.4−0.3j크기 0.5, 위상 약 −36.87도입니다. 입력보다 위상이 늦는 성분입니다.
• 0.4+0.3j크기 0.5, 위상 약 +36.87도입니다. 크기만 비교하면 앞 표본과 구별하지 못합니다.

여기서 구분할 것 실습은 모든 표본의 복소 차이를 비교합니다. 크기·대역폭만 같다고 모델 일치를 선언하지 않습니다.

잠깐, 예측해 보세요 첫 표본의 허수부 부호만 뒤집었을 때 복소 오차의 크기는 얼마일까요?

설명 확인 · 채점 없는 자가 점검

두 값의 차이는 허수 방향으로 0.6j라 절댓값은 0.6입니다. 크기끼리의 차이 0과는 다릅니다. 관측을 지우지 않고 모델 불일치로 보고해야 합니다.

근거 문서

다음 실습에서 할 것

예측식, TSV 파서, 크기·위상, 대역폭 추출, 주파수 보간, 관측 검증, 여섯 조건 실험을 차례로 구현합니다. 보고서에는 실패한 조건도 남기고 회로·원시 응답·엔진 로그를 보존합니다. 입력 설정을 바꿔 관측에 맞추거나 틀린 파형을 정답식으로 대체하지 않습니다. 실물 측정이 아니므로 measured는 항상 false입니다.

공식 근거: ngspice 매뉴얼의 AC 해석과 wrdata. 문서는 최신판으로 바뀔 수 있으며 이 실습은 이미지에 고정된 ngspice 42에서 실행 검증합니다.