길이를 맞춰도 시간 예산은 따로 남는다

한 줄 요약

차동 신호는 두 전압의 차이를 읽지만 두 전압이 아무 때나 도착해도 된다는 뜻은 아닙니다. 상보 신호의 도착 시간이 어긋나면 차동 전압의 전이가 늘어나고, 두 전압의 평균도 전이 구간에서 움직입니다. 평균인 공통모드가 안정적인지와 원하는 차동 문턱에 제때 도달하는지는 별개 질문입니다. 이번에는 배선 스큐의 부호, 공통모드 편차, 수신 시각을 하나씩 계산해 좋은 신호라는 모호한 결론을 구체적인 증거로 바꿉니다.

왜 이게 필요했나

두 선로가 함께 0.5ns 늦어지면 서로의 도착 차이는 그대로지만 수신 시각은 늦어집니다. 반대로 한 선로만 늦어지면 상대 지연과 평균 전압이 달라집니다. 두 상황을 구별하지 않으면 길이를 맞추는 조치로 전체 타이밍 문제까지 해결했다고 착각합니다. 신호가 충분히 지난 뒤에는 두 경우 모두 같은 최종 차동 전압을 보일 수 있어서 끝점 하나만 검사해도 문제를 놓칩니다. 시간축을 따라 두 전압을 함께 보아야 합니다.

여기서는 실제 ngspice 엔진이 수치 회로를 계산합니다. 그러나 그 회로는 서로 결합하지 않는 이상 전송선 두 개입니다. 실제 차동 PCB의 결합·홀수 모드 임피던스·비아·커넥터· 주파수 의존 손실·방사 잡음은 포함하지 않습니다. 엔진이 실행됐다는 사실이 모든 물리 현상이 들어갔다는 뜻은 아닙니다. 이 단순화로 지연 불균형 하나의 영향을 분리합니다.

흐름 강조 재생 · 다시 보려면 해제 후 선택

1. 1P 절반 교차: 3.2ns입력 시작 2ns에 P 지연 1ns와 상승 시간 절반 0.2ns가 더해집니다.
2. 2N 절반 교차: 3.4ns하강 방향으로 0.5V를 지나는 시각입니다. 같은 전압이지만 올라가는 교차를 찾으면 이 에지를 놓칩니다.
3. 3관측 스큐: +0.2nsN 시각에서 P 시각을 뺍니다. P가 먼저 오르는 동안 두 선의 평균은 기준 0.5V 위로 올라갑니다.

여기서 구분할 것 Vdiff=Vp−Vn, Vcm=(Vp+Vn)/2입니다. 이 예의 공통모드 최대 편차는 0.25V이며 최대 Vcm 자체는 0.75V입니다.

잠깐, 예측해 보세요 두 선의 값을 각각 0.1V 높이면 차동 전압과 공통모드는 어떻게 될까요?

설명 확인 · 채점 없는 자가 점검

차동 전압은 두 변화가 서로 빼지므로 그대로입니다. 공통모드는 0.1V 높아집니다. 차동 신호만 확인하면 수신기의 공통모드 입력 범위 위반을 놓칠 수 있습니다.

근거 문서

어떻게 동작하나

위 그림은 실제 파형 플롯이 아니라 같은 시각의 두 전압을 어떤 연산으로 분해하는지 보여 주는 구조도입니다. 전이가 진행되는 전체 모습은 실습에서 원시 파형으로 확인합니다.

양쪽 소스 저항, 선로 특성 임피던스, 접지 기준 종단은 각각 50Ω입니다. 두 소스는 2ns에 전이를 시작합니다. P는 0→2V, N은 2→0V의 같은 시간 길이의 선형 램프입니다. 양쪽이 정합되었으므로 수신단 진폭은 각각 절반인 0↔1V이고 돌아오는 반사를 해석할 필요가 없습니다. 이번 모델의 저항 두 개를 실제 차동 쌍의 100Ω 종단과 언제나 동등하다고 일반화하지 마세요. 공통모드에 대한 회로 조건까지 달라질 수 있습니다.

P 선로 편도 지연을 Tp, N 선로 지연을 Tn으로 두고 스큐는 Tn−Tp로 정의합니다. 양수는 N이 늦음, 음수는 N이 빠름입니다. rise가 전체 램프 시간일 때 수신 P는 clip((t−2−Tp)/rise, 0, 1), 수신 N은 1−clip((t−2−Tn)/rise, 0, 1)입니다. 식 안 시간은 모두 ns로 통일합니다. 파형 파일의 시간은 초이므로 분석 함수에서 1e9를 곱해야 합니다. 지연은 왕복 시간이 아니라 편도 시간이라는 점도 확인합니다.

같은 표본에서 Vdiff=Vp−Vn, Vcm=(Vp+Vn)/2를 계산합니다. 정상 시작은 Vdiff=−1V, 정상 끝은 +1V이고 공통모드 기준은 두 상태 모두 0.5V입니다. 공통모드 문제를 평가할 때 Vcm의 절댓값 최대를 구하면 정상 0.5V까지 오류로 셉니다. 필요한 것은 기준에서 벗어난 절댓값 |Vcm−0.5|의 최대입니다. Vdiff를 다시 2로 나누거나 Vcm에서 나누기를 빠뜨리는 것도 서로 다른 물리량을 섞는 실수입니다.

상대 지연과 절대 시간

P가 0.5V를 위로 통과하는 시간과 N이 0.5V를 아래로 통과하는 시간을 각각 찾습니다. 표본 사이에 문턱이 있다면 두 점을 선형 보간합니다. 교차 방향을 무시하면 뒤의 반대 전이를 선택할 수 있습니다. 처음부터 문턱에 머무르는 평탄 구간은 그 방향으로 들어온 교차가 아닙니다. 채점에서는 한 번의 전이뿐 아니라 재교차가 있는 작은 표도 사용해 첫 올바른 교차를 찾는지 확인합니다.

예를 들어 Tp=1ns, Tn=1.2ns, rise=0.4ns이면 두 50% 교차는 3.2ns와 3.4ns입니다. 차이는 +0.2ns입니다. P가 먼저 올라가고 N이 아직 높은 구간이 생겨 Vcm은 최대 0.75V가 됩니다. 기준에서의 편차는 0.25V입니다. N이 같은 크기만큼 먼저 내려오면 평균은 기준 아래로 움직이며 스큐 부호도 음수가 됩니다. 절댓값만 보고 늦은 선로를 잘못 지목하지 않도록 부호 있는 스큐와 절댓값인 공통모드 편차를 함께 보고합니다.

이상 램프의 연속시간 공통모드 최대 편차는 min(0.5, |스큐|/(2×rise)) V입니다. 이는 분석 결과를 검산하는 식이지 원시 파형 대신 보고서에 적는 정답 숫자가 아닙니다. 엔진의 시간 격자가 뾰족한 최고점을 정확히 지나지 않을 수 있으므로 표본 최대는 이론보다 조금 낮을 수 있습니다. 원시 데이터의 최고점을 보존하고 모델 근사와 수치 오차를 함께 설명해야 합니다. 보이지 않은 최고점을 계측했다고 말하지 않습니다.

현장에서 만나는 모습

이번 학습 규격은 공통모드 편차 0.15V 이하이면서 차동 전압 +0.8V에 4ns 이내로 도달하는 것입니다. 보드나 통신 표준의 인증 수치가 아니라 두 제약을 분리하기 위한 조건입니다. 앞 예는 +0.8V에 3.52ns에 도달해 시간은 통과하지만 공통모드는 실패합니다. rise를 0.8ns로 늘리면 공통모드 편차는 0.125V로 줄고 수신은 3.84ns로 늦어집니다. 느린 에지가 한 문제를 줄이면서 다른 여유를 소비하는 모습을 같은 회로에서 확인합니다.

Tp=Tn=1.5ns, rise=0.8ns이면 스큐와 공통모드 편차는 거의 0입니다. 그런데 차동 문턱 도달은 4.22ns라 시간 예산을 넘깁니다. 스큐가 없다는 사실만으로 통과시킬 수 없습니다. 반대로 두 신호를 함께 0.02V 위로 옮기면 차동 전압은 그대로이지만 공통모드는 달라집니다. 원본과 모델을 대조할 때 차동 전압만 검사하면 이 불일치를 놓칩니다. 두 선로의 모든 전압 표본을 각각 검산하는 이유입니다.

• P/N 지연 1/1.2ns관측 스큐 +0.2ns, 공통모드 최대 편차 0.25V입니다. 차동 전압 +0.8V는 3.52ns에 도달합니다.
• P/N 지연 1.5/1.7ns스큐와 공통모드 편차는 같지만 차동 +0.8V 도달은 4.02ns로 늦어집니다. 절대 마감 4ns를 넘습니다.

여기서 구분할 것 두 선의 상대 정렬과 입력 시작을 포함한 절대 도착 시각을 따로 판정합니다. 모델 일치도 전기 규격 통과와 다릅니다.

잠깐, 예측해 보세요 두 조건의 파형을 각자 첫 에지에 맞춰 겹쳐 놓으면 어떤 정보가 사라질까요?

설명 확인 · 채점 없는 자가 점검

입력에 대한 전체 전달 지연이 사라집니다. 모양 비교에는 유용하지만 수신 마감 준수 여부는 원래 시간 축에서 판단해야 합니다. 시간 원점 이동을 물리적인 개선으로 보고하지 않습니다.

근거 문서

다음 실습에서 할 것

예측 모델, 모드 분해, 방향성 교차, 관측 지표, 규격 판정, 원본 대조, 여러 조건의 캠페인을 차례로 작성합니다. 제공 도우미는 ngspice 실행과 파형 파싱만 맡습니다. 실패 조건도 보고서에 남기며 요청 설정·회로·엔진 로그·두 전압 원본을 보존합니다. 최종 보고서의 measured는 false입니다. 수치 실험과 실물 계측을 구별해 표시하고, 모델에서 생략한 결합이나 방사 문제를 해결했다고 주장하지 않습니다.

모델 문법 근거: ngspice 42 공식 설명서의 무손실 전송선과 PWL 전압원. 모드 분해와 학습용 판정 기준은 이 실습이 정의한 것이며 특정 제품 인증 규격이 아닙니다.