Why does a neighbouring trace respond to an edge?

한 줄 요약

옆 배선의 전압이 변하면 두 배선 사이의 작은 정전용량에도 전류가 흐릅니다. 피해선에 직접 신호를 넣지 않아도 펄스가 나타나는 이유입니다. 이번에는 집중정수 저항·커패시터 모델의 실제 ngspice 과도 해석을 읽습니다. 전송선의 분포정수 NEXT/FEXT를 구하거나 실물 보드의 적합성을 인증하는 실험은 아닙니다.

왜 이게 필요했나

클록이 정지했을 때 조용한 센서 입력도 클록 에지가 시작되면 흔들릴 수 있습니다. 전압의 높이뿐 아니라 얼마나 빨리 바뀌는지가 중요합니다. 결합 전류는 두 노드 사이 전압 변화율에 비례합니다. 따라서 반복 주파수가 같아도 에지를 바꾸면 유도된 펄스가 달라집니다. 반대로 저항을 작게 달아 잡음을 줄이면 실제 회로에서는 신호원에 부하를 추가할 수 있습니다. 잡음 수치 하나의 개선을 전체 설계의 개선으로 확대하지 않습니다.

어떻게 동작하나

공격선은 이상 전압원이 구동하고 피해선은 Rv와 Cv=2pF로 접지에 연결됩니다. 두 선 사이에는 Cc가 있습니다. 이상 전압원의 출력 임피던스는 0이므로 피해선이 공격선 파형을 바꾸지 않는다는 가정입니다. 실제 드라이버의 출력 저항·패키지·인덕턴스는 생략했습니다. 커패시터 전류식을 피해선 접점에 적용하면 다음 식을 얻습니다.

(Cv+Cc)·dv/dt + v/Rv = Cc·dva/dt

왼쪽에 Cc도 포함된다는 점이 중요합니다. 시간상수는 Rv·(Cv+Cc)이고 순간적인 전압 분배비는 Cc/(Cv+Cc)입니다. Rv가 Ω, C가 pF이면 시간상수 ns는 곱에 0.001을 곱합니다. Rv=200Ω, Cc=1pF이면 0.6ns입니다. 2pF만 넣으면 0.4ns가 되어 모델이 어긋납니다. 전류를 무조건 Cc·dva/dt로 놓고 피해선의 변화를 빼먹어도 같은 오류가 납니다.

공격선은 2ns부터 tr 동안 0V에서 1V로 선형 상승하고, 12ns부터 같은 tr 동안 0V로 내려갑니다. 상승 중에는 일정한 기울기가 피해선을 밀어 올립니다. 상승이 끝나면 새 주입이 멈추고 지수적으로 감쇠합니다. 하강은 반대 방향의 전류를 만들어 음의 펄스를 일으킵니다. 한 에지의 응답을 g(t)라 하면 전체 응답은 g(t−2)−g(t−12)입니다. g(u)는 u≤0에서 0, 0 끝의 값에 exp(−(u−tr)/tau)를 곱한 값입니다. k는 분배비이며 시간 단위는 모두 ns입니다.

Cc=1pF, Rv=200Ω에서 tr=0.2ns의 이론 피크는 약 0.28347V, tr=2ns이면 0.09643V입니다. 느린 에지 동안 저항을 통해 전하가 빠져나갈 시간이 생깁니다. 그러나 이를 모든 잡음의 보편 법칙으로 쓰면 안 됩니다. 이 결과는 고정된 1V 진폭, 선형 에지, 선형 R·C라는 이번 모델 안에서의 비교입니다.

피크 하나로 부족한 이유

높이가 같은 두 펄스도 수신기의 민감한 시간 구간에 머무는 길이는 다를 수 있습니다. 이번에는 |v|>0.15V인 전체 시간을 0~60ns 관측에서 계산합니다. 표본을 센 뒤 0.01ns를 곱하면 문턱을 가로지른 부분 구간을 버리게 됩니다. 각 표본 사이의 전압을 선형 보간해 +0.15V와 −0.15V를 지나는 시점을 구해야 합니다. 예를 들어 3ns 동안 −0.3V에서 +0.3V로 바뀌면 가운데 절반은 문턱 안쪽입니다. 양 끝에 절댓값을 먼저 씌우면 전부 +0.3V처럼 보여 체류시간이 두 배가 됩니다.

관측 시간상수는 상승이 끝난 뒤 두 양의 표본으로 구합니다. tau=(t2−t1)/ln(v1/v2)입니다. 여기서는 에지 끝+0.5ns와 +1.5ns를 씁니다. 시간 차이를 쓰므로 시간 원점과 무관하고 비율을 쓰므로 전체 진폭 배율과 무관합니다. 값이 0이거나 커지는 구간, 음수 구간을 같은 식에 억지로 넣지 않습니다. 이 공식은 단일 지수 감쇠의 가정에 의존합니다. 여러 시정수·계측 노이즈가 있는 실물에는 회귀와 잔차 검토가 더 필요하며, 이번 두 점 역산은 그런 검증을 대신하지 않습니다.

현장에서 만나는 모습

Rv=1000Ω, Cc=2pF이면 tau=4ns입니다. 다음 하강 에지가 시작될 때 앞 상승의 꼬리가 남아 있어 양·음 피크의 절댓값이 같지 않습니다. 앞 펄스를 잊고 하강만 그리거나 abs로 부호를 지우면 이 현상을 놓칩니다. 작은 Rv, 작은 Cc, 느린 에지를 한 조건씩 바꾸어 비교해야 무엇이 개선을 만들었는지 설명할 수 있습니다.

학습용 판정은 전체 절댓값 피크≤0.2V이고 문턱 위 체류≤1ns인 경우입니다. 실제 논리 입력·버스의 규격이 아닙니다. 모델과 원본 파형이 맞는지 검사하는 consistent와 이 두 수치 조건인 meets_spec을 따로 기록합니다. 파형을 0으로 바꾸면 수치는 좋아 보여도 모델과 맞지 않으므로 passed는 false여야 합니다. ngspice 파일도 실물 측정은 아니므로 measured는 false입니다.

다음 실습에서 할 것

상수 계산부터 시작해 부호 파형, 양·음 극값, 문턱 체류, 관측 시간상수, 실제 파형 대조, 조건별 보고서를 만듭니다. 엔진 실행과 표 파싱은 제공되며 입력 설정·회로· 원시 파형·엔진 로그를 함께 보존합니다. 실패한 조건을 보고서에서 지우지 않습니다.

개념 근거: Analog Devices의 정전용량 결합 실험. 해당 실물 실험의 회로와 이번 수치 회로는 다릅니다. 실행 문법은 ngspice 매뉴얼을 참고합니다.